021-69760391
服务热线
当前位置:
有关 时域分析、去嵌入、端口延伸、端口 阻抗变换 一问一答
来源: | 作者:juncoax2018new | 发布时间: 2020-07-01 | 6069 次浏览 | 分享到:
有关 时域分析、去嵌入、端口延伸、端口 阻抗变换 一问一答
我同时测试好几个参数,能否进行部分参数去嵌,部分参数不去嵌,一次测试完成?如果可以要怎么设置操作?
可以在不同的测量通道下测试不同的参数,每个通道可以单独去嵌入。

自动端口延伸会将测试平面延伸到连接器件的界面,对于去除引出线的阻抗失配有比较好的效果,同时会补偿损耗,但这种方式的损耗补偿和直接测试直通走线的损耗不一样,哪种更准确呢?
自动端口延伸假设夹具部分的匹配是理想的,如果实际夹具存在失配,会作为残余误差引入到测量的结果中,导致测量结果出现波动。因此它是不能去除引线的阻抗失配的。
这两种方式精度都一般,都只适合于传输线阻抗是 50ohm 理想匹配情况,实际中,相对来说,自动端口延伸比直接扣除直通的插损要好一点。

想要测量天线的 S 参数。若馈入天线的微带线长度为10mm,可先做一段 10mm 的两端口网络并进行测量,然后导入 ADS 中进行去嵌吗,可用带宽是否比 TRL 宽,测量结果可信吗?
测量结果是否可信,取决于 10mm 微带线的 S 参数是否准确,可以 ADS 仿真得到,也可以通过 TRL 校准后测试得到。

去嵌入的原理是什么?
去嵌其实就是在得到了夹具的特性 S 参数模型后,利用矩阵运算把夹具的特性从整体测量中去除的过程。整体(夹具加被测件)的 T矩阵(传输矩阵)等于夹具的 T矩阵和被测件的 T矩阵的乘积。而 S 参数矩阵和 T 矩阵可以相互转换。因此有了整体的 S 参数和夹具的 S 参数,就能利用矩阵运算得到被测件的 S 参数。

标准的微带线上测试器件的驻波系数,自动延伸后,驻波没有明显变化 ;但是用不同长度微带线测试,驻波又变化很大?
自动延伸只能补偿微带线的时延,插损,无法消除失配误差,所以要求你的微带线匹配尽量接近于 50ohm,如果不是,测出的结果会差异较大,尤其是不同长度的微带线阻抗不一样的情况下。

自动端口延伸或者 de-embedding 如果需要去嵌入的器件比较多,比如有开关耦合器功分器,这个对动态范围是如何影响的?
动态范围需要减去整个去嵌链路的插损。例如矢网端口的动态范围是 120 dB,在输入和输出端链路损耗之和为 10 dB,那么矢网的动态范围变为 110 dB。

去嵌的具体步骤?
去嵌入可以参考 http://na.support.keysight.com/pna/help/latest/S3_Cals/Fixturing.htm

请问像巴伦这种单端转差分形式的该如何校准?
我理解您的问题是 :巴伦作为测试夹具,如果去嵌掉巴伦的影响。可以在 PNA 上设置拓扑结构为单端到差分,做三端口校准,然后测量巴伦保存 s2p 文件(Mixed Mode S 参数),然后用这个s2p 文件去做去嵌。

自动测试系统中,如何实现测试通道双端口的自动校准?即不需要人工介入,不需要人为连接校准器?
可以考虑用开关矩阵切换到校准件上做校准。这样校准后的校准端面和测量端面有差异。可以提前把这两个端面的差异的 s2p文件提取出来(用 Cal Plane Manager,基于两级校准的 Cal set可以提取差异的 s2p),然后用去嵌的方式可以修正到测量端面。

对于端口延伸,短路是否会比开路准确?是否包含插损,这个一般建议是否勾选?
频率范围窄的话,open 或 short 都一样,如果宽的话,最好两个都用。需要勾选包含插损,这样能够同时提取夹具的损耗。

PNA(N5224A)将输出阻抗改为差分 85 Ohm, 是只改Cal >fixture 里面的设置吗,system Z0 要不要改?
如果校准件是差分 85 欧的校准件,那么校准后就是差分 85 欧,就不需要用 Cal > Fixture > Port Z Conversion 做阻抗变换了。 如果校准件是单端 50 欧,差分 100 欧,校准后可以用 Port Z Conversion 变换为差分 85 欧。设置 System Z0 会影响史密斯圆图的中心点的阻抗,时域变换起始阻抗,以及保存的 s4p 文件的 R 的值。如果只关心 S 参数的幅度和相位,不需要修改system Z0。

校准件是单端 50 欧,差分 100 欧,同轴线是单端 50 欧,测试夹具是单端 50 欧,DUT 是差分 85 欧( 单 端 42.5欧),目前用 Port Z Conversion 变换为差分 85 欧后,测试 DUT 后回损变的更差了,用什么方式可以改善?
如果没有去嵌夹具,只是做端口阻抗变换是不行的。因为夹具是差分 100 欧的,转换为 85 欧就是失配的。
因此最好先用 AFR 或 TRL 校准把夹具效应去掉,然后对 DUT本身做端口阻抗变换。

PLTS 里面的 gating 只能显示 S11 的 结 果,不 能 显 示gating 后 S12 的结果?
Gating 只能作用于反射参数。如果要修正夹具对插损的影响,需要用 TRL 校准或 AFR。

当使用测试夹具测试电路时,如何校准掉夹具部分的影响?比如采用 pogo pin 针,或者同轴结构时。
可以考虑用自动端口延伸(Auto Port Extension)、TRL 校准或AFR 去嵌的方法。如果夹具匹配较好,可以用自动端口延伸通过测量开路或短路提取夹具的插损和电长度,从而构建夹具模型做去嵌;如果夹具匹配不理想,只能考虑用 TRL 校准或 AFR去嵌。

频率范围 100MHz-3GHz,在 75ohm 线缆末端进行双端口校准,校准完成后什么也不接的情况下,S11 和 S22 最大达到 +0.4dB(多次校准一样),这是什么原因? (架构:网分 +N 转 SMA+matching pad+75ohm 线缆)
这种情况需要把矢网的 System Z0 设为 75 欧,然后用 75 欧的校准件去校准。

验证 50ohm-75ohm 的 pad 和 75ohm 电缆是否良好采取以下方法 :在 75ohm 电缆校准后,摇晃电缆,重复插拔产品。曲线一致性很好。请问还有其他验证方法吗?
可以在两个端口都通过 50-75 转接 pad 和 75 欧电缆以及一个75 欧的接头连接到一起,测量 S21 曲线,把 IFBW 设为 1 kHz,抖动电缆观察 S21